

?s pn=jp 9161100  
S1 1 PN=JP 9161100  
?t s1/5

1/5/1

DIALOG(R)File 351:Derwent WPI  
(c) 2005 Thomson Derwent. All rts. reserv.

011847484 \*\*Image available\*\*  
WPI Acc No: 1998-264394/\*199824\*  
XRPX Acc No: N98-208451

**Pixel data generation method in graphics image processing system e.g. for  
CAD, virtual reality, video game - involves expanding image data stored  
in various memory blocks of memory divided corresponding to various  
components of image to be generated to form whole image**

Patent Assignee: INT BUSINESS MACHINES CORP (IBMC ); IBM CORP (IBMC )

Inventor: ROSSIGNAC J R

Number of Countries: 003 Number of Patents: 003

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date	Week
JP 9161100	A	19970620	JP 96256167	A	19960927	199824 B
US 5872572	A	19990216	US 958414	A	19951208	199914
			US 96587611	A	19960117	
CN 1158539	A	19970903	CN 96121860	A	19961204	200140

Priority Applications (No Type Date): US 96587611 A 19960117; US 958414 P  
19951208

Patent Details:

Patent No	Kind	Lan	Pg	Main IPC	Filing Notes
JP 9161100	A		20	G06T-017/40	
US 5872572	A			G06T-011/00	Provisional application US 958414
CN 1158539	A			H04N-007/26	

Abstract (Basic): JP 9161100 A

The method involves representing the image to be generated, as  
several parts. The memory is divided into number of memory blocks,  
based on several components of the image to be generated. The image  
data are stored into each memory block of the memory, correspondingly.

The resolution of the stored image data differs for each block. The  
stored image data in the memory blocks are then expanded, to generate  
pixel data of whole image.

ADVANTAGE - Enables exact display of image effectively. Suits for  
other types of image forming systems.

Dwg.1/8

Title Terms: PIXEL; DATA; GENERATE; METHOD; GRAPHIC; IMAGE; PROCESS; SYSTEM  
; CAD; VIRTUAL; VIDEO; GAME; EXPAND; IMAGE; DATA; STORAGE; VARIOUS;  
MEMORY; BLOCK; MEMORY; DIVIDE; CORRESPOND; VARIOUS; COMPONENT; IMAGE;  
GENERATE; FORM; WHOLE; IMAGE

Derwent Class: T01

International Patent Class (Main): G06T-011/00; G06T-017/40; H04N-007/26

International Patent Class (Additional): G06T-011/00

File Segment: EPI

?

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平9-161100

(43) 公開日 平成9年(1997)6月20日

(51) IntCl. <sup>8</sup>	識別記号	庁内整理番号	F I	技術表示箇所
G 0 6 T 17/40			G 0 6 F 15/62	3 5 0 K
11/00		9365-5H	15/72	3 8 0

審査請求 未請求 請求項の数18 OL (全 20 頁)


(21) 出願番号	特願平8-256167	(71) 出願人	390009531 インターナショナル・ビジネス・マシーンズ・コーポレーション INTERNATIONAL BUSINESS MACHINES CORPORATION アメリカ合衆国10504、ニューヨーク州 アーモンク (番地なし)
(22) 出願日	平成8年(1996)9月27日	(72) 発明者	ジャロスロウ・ローマン・ロシニャック アメリカ合衆国10520、ニューヨーク州、 クロトン・オン・ハドソン、ジャスパー・ ロード 7
(31) 優先権主張番号	60/008414	(74) 代理人	弁理士 合田 潔 (外2名)
(32) 優先日	1995年12月8日		
(33) 優先権主張国	米国 (US)		
(31) 優先権主張番号	08/587611		
(32) 優先日	1996年1月17日		
(33) 優先権主張国	米国 (US)		

(54) 【発明の名称】 表示方法及び装置

(57) 【要約】

【課題】 画像をレンダリング処理し対話式グラフィック・フィードバックを改良する経済性に優れた技術を提供すること。

【解決手段】 画像を示す画素データが発生され表示装置上に表示される。画像は複数の部分に編成され、複数の部分の1には他の部分が含まれる。メモリは画像の各部分に相当するサブセットに仕切られている。画像の各部分に対し、画像の各部分を示す画像データが発生され対応するサブセットのメモリに記憶される。1部分を示す画像データの解像度は他の部分を示す画像データの解像度と異なる。更に、メモリの少なくとも1のサブセットに記憶される画像データは拡張されて拡張画像データが得られる。画像を示す画素データは拡張画像データに基づき発生される。



## 【特許請求の範囲】

【請求項1】表示装置上に画像を表示するべく、該画像を複数の部分に編成し該複数の部分の1つの部分に別の部分が含まれるようにしかつメモリを該画像の複数の部分に対応するサブセットに仕切ることにより、該画像を表現する画素データを発生する方法であって、

前記画像の複数の部分の各々について、所与の前記1つの部分を表現する画像データの解像度が前記別の部分を表現する画像データの解像度と異なるように、該1つの部分を表現する画像データを発生しかつ該画像データを前記メモリの前記対応するサブセットに記憶するステップと、

拡張された画像データに従って前記画像を表現する前記画素データを発生するべく、前記メモリの少なくとも1つの前記サブセットに記憶された前記画像データを拡張するステップとを含む画素データ発生方法。

【請求項2】前記画像データを拡張するステップが、前記メモリの複数の前記サブセットに記憶された前記画像データを拡張する請求項1に記載の方法。

【請求項3】前記画像データを拡張するステップが、1つのパスで前記メモリの複数の前記サブセットに記憶された前記画像データを拡張する請求項2に記載の方法。

【請求項4】拡張されかつ重畳された画像データに従って前記画像を表現する前記画素データを発生するために、該拡張されかつ重畳された画像データを発生するべく、前記メモリの1つの前記サブセットから導出され拡張された画像データを別の前記サブセットから導出され拡張された画像データに対して重畳するステップを含む請求項2に記載の方法。

【請求項5】前記画像の前記複数の部分が前記メモリの連続する同心状サブセットに対応し、かつ該画像の該複数の部分を表現する前記画像データが該画像の連続するズーム表示に対応する請求項1に記載の方法。

【請求項6】物体が図形要素により表現されるグラフィックス・システムにおいて、該図形要素の表示を複数の部分に編成し該複数の部分の1つの部分に別の部分が含まれるようにしかつメモリを該図形要素の表示の複数の部分に対応するサブセットに仕切ることにより、該図形要素の表示を表現する画素データを発生する方法であって、

前記表示の複数の部分の各々について、所与の前記1つの部分を表現する画像データの解像度が前記別の部分を表現する画像データの解像度と異なるように、特定の部分を表現する画像データを発生しかつ該画像データを前記メモリの前記対応するサブセットに記憶するべく前記図形要素をレンダリング処理するステップと、

拡張された画像データに従って前記画像を表現する前記画素データを発生するべく、前記メモリの少なくとも1つの前記サブセットに記憶された前記画像データを拡張するステップとを含む画素データ発生方法。

【請求項7】前記画像データを拡張するステップが、前記メモリの複数の前記サブセットに記憶された前記画像データを拡張する請求項6に記載の方法。

【請求項8】拡張されかつ重畳された画像データに従って前記画像を表現する前記画素データを発生するために、該拡張されかつ重畳された画像データを発生するべく、前記メモリの1つの前記サブセットから導出され拡張された画像データを別の前記サブセットから導出され拡張された画像データに対して重畳するステップを含む請求項6に記載の方法。

【請求項9】前記画像の前記複数の部分が前記メモリの連続する同心状サブセットに対応し、かつ該画像の該複数の部分を表現する前記画像データが該画像の連続するズーム表示に対応する請求項6に記載の方法。

【請求項10】物体が図形要素により表現されるグラフィックス・システムにおいて、該図形要素の表示を複数の部分に編成し該複数の部分の1つの部分に別の部分が含まれるようにしかつメモリを該図形要素の表示の複数の部分に対応するサブセットに仕切ることにより、該図形要素の表示を表現する画素データを発生する方法であって、

前記図形要素の各々及びその表示の複数の部分の各々について、所与の前記1つの部分を表現する画像データの解像度が前記別の部分を表現する画像データの解像度と異なるように、特定の部分に対する特定の図形要素の寄与に対応する画像データを発生しかつ該画像データを該特定の部分に対応する前記メモリのサブセットに記憶するべく前記特定の図形要素をレンダリング処理するステップと、

拡張された画像データに従って前記画像を表現する前記画素データを発生するべく、前記メモリの少なくとも1つの前記サブセットに記憶された前記画像データを拡張するステップとを含む画素データ発生方法。

【請求項11】特定図形要素をレンダリング処理して特定の図形要素の特定部分に対する寄与に相当する画像データを発生する前記レンダリング・ステップが、特定図形要素を定義するデータをスケーリング処理するスケーリング・ステップと、

特定部分に相当するクリッピング・ボリュームに対し特定図形要素を定義する前記データをクリッピング処理するステップとを含む請求項10に記載の方法。

【請求項12】表示装置上に画像を表示するべく、該画像を複数の部分に編成し該複数の部分の1つの部分に別の部分が含まれるようにしかつメモリを該画像の複数の部分に対応するサブセットに仕切ることにより、該画像を表現する画素データを発生する装置であって、

前記メモリに接続され、前記画像の複数の部分の各々について、所与の前記1つの部分を表現する画像データの解像度が前記別の部分を表現する画像データの解像度と異なるように、該1つの部分を表現する画像データを発

生しかつ該画像データを前記メモリの前記対応するサブセットに記憶する画像発生手段と、

前記メモリに接続され、拡張された画像データに従って前記画像を表現する前記画素データを発生するべく前記メモリの少なくとも1つの前記サブセットに記憶された前記画像データを拡張する拡張手段とを含む画素データ発生装置。

【請求項13】前記画像の前記複数の部分が前記メモリの連続する同心状サブセットに対応し、かつ該画像の該複数の部分を表現する前記画像データが該画像の連続するズーム表示に対応する請求項12に記載の装置。

【請求項14】物体が図形要素により表現されるグラフィックス・システムにおいて、該図形要素の表示を複数の部分に編成し該複数の部分の1つの部分に別の部分が含まれるようにしかつメモリを該図形要素の表示の複数の部分に対応するサブセットに仕切ることにより、該図形要素の表示を表現する画素データを発生する装置であって、

前記メモリに接続され、前記表示の複数の部分の各々について、所与の前記1つの部分を表現する画像データの解像度が前記別の部分を表現する画像データの解像度と異なるように、特定の部分に対応する画像データを発生しかつ該画像データを前記メモリの前記対応するサブセットに記憶するべく前記図形要素をレンダリング処理するレンダリング・エンジンと、

前記メモリに接続され、拡張された画像データに従って前記表示を表現する前記画素データを発生するべく前記メモリの少なくとも1つの前記サブセットに記憶された前記画像データを拡張する拡張論理手段とを含む画素データ発生装置。

【請求項15】前記画像の前記複数の部分が前記メモリの連続する同心状サブセットに対応し、かつ該画像の該複数の部分を表現する前記画像データが該画像の連続するズーム表示に対応する請求項14に記載の装置。

【請求項16】物体が図形要素により表現されるグラフィックス・システムにおいて、該図形要素の表示を複数の部分に編成し該複数の部分の1つの部分に別の部分が含まれるようにしかつメモリを該図形要素の表示の複数の部分に対応するサブセットに仕切ることにより、該図形要素の表示を表現する画素データを発生する装置であって、

前記メモリに接続され、前記図形要素の各々及びその表示の複数の部分の各々について、所与の前記1つの部分を表現する画像データの解像度が前記別の部分を表現する画像データの解像度と異なるように、特定の部分に対する特定の図形要素の寄与に対応する画像データを発生しかつ該画像データを該特定の部分に対応する前記メモリのサブセットに記憶するべく前記特定の図形要素をレンダリング処理するレンダリング・エンジンと、

前記メモリに接続され、拡張された画像データに従って

前記画像を表現する前記画素データを発生するべく、前記メモリの少なくとも1つの前記サブセットに記憶された前記画像データを拡張する拡張論理手段とを含む画素データ発生装置。

【請求項17】前記拡張論理手段が前記メモリの複数のサブセットに記憶される前記画像データを拡張する請求項16に記載の装置。

【請求項18】前記レンダリング・エンジンが、特定図形要素を定義するデータをスケーリング処理するスケーリング論理手段と、

特定部分に相当するクリッピング・ボリュームに対し特定図形要素を定義する前記データに対しクリッピング処理を行うクリッピング論理手段とを有する請求項16に記載の装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は画像処理システム、特にグラフィックス・データをレンダリング処理するコンピュータ・グラフィックス・システムに関する。

【0002】

【従来の技術】コンピュータの画面上での3次元画像のレンダリング処理は、コンピュータ援用設計や検討、バーチャリアルティ、ビデオゲーム等多くの分野で重要な役割を演じている。多くの場合、レンダリング処理は極めて高速で行われ、ユーザに対し直ちにグラフィックをフィードバックしマンマシン対話を効果的にサポートする必要がある。画像のレンダリング処理のコストは画像の複雑さ（即ち、画像を形成する三角形や線のような図形要素の数）とレンダリング処理の結果が表示されるウィンドウの大きさおよび解像度（即ち、画素数）とに比例する。ピー・ボレル(P. Borrel)等による米国特許第5,448,686号に示されるような簡素な技術を用いると、元の画像は、同様に見えるがより簡単な近似物体からなる画像と置き換えられる。画面の解像度に比例するコストは具体的管理レベルにより影響されない。

【0003】ビデオゲームのような多くの一般的なプログラムに使用される別の方法によれば、プログラムは低い解像度で実行されあるいは等価的なより小さなウィンドウが使用される。この低い解像度による方法では、画面で見える詳細画像と観察角度（視野）との間の妥協が要求されるため、対話式グラフィック・フィードバックの効率が低下する。

【0004】

【発明が解決しようとする課題】従って、本発明の目的は画像をレンダリング処理し対話式グラフィック・フィードバックを改良する経済性に優れた技術を提供することにある。

【0005】

【課題を解決するための手段】従来の上述した問題および関連問題は本発明の原理に基づき不均一な解像度の面

像データを発生する方法および装置により解決される。本発明の1実施例によるコンピュータ・グラフィックス・システムによれば、物体が図形要素により表され、図形要素からなる画像を示す画像データが作られて表示装置の画面に表示される。この場合、画像は複数の部分に編成され、複数の部分の1には別の部分が含まれる。画像の各部分において、図形要素がレンダリング処理されて、この部分に相当する画像データが発生され、対応するサブセットのメモリに記憶される。この部分を表す画像データの解像度は別の部分を表す画像データの解像度と異なる。更に、少なくとも1のサブセットのメモリに記憶される画像データは拡張されて拡張画像データが得られる。1サブセットのメモリから得られる拡張画像データは別のサブセットのメモリから得られる拡張画像データに重畳されて合成拡張画像データが得られる。この画像を示す画像データはこの拡張画像データあるいは合成拡張画像データに基づき作られる。

【0006】画像の各部分は連続する同心状の各画像サブセットに相当し、各部分を表す画像データが画像の連続するズーム表示に相当することが好ましい。また、画像の中心部の部分を表す画像データの解像度は画像の周辺部の部分を表す画像データの解像度より高いことが好ましい。

【0007】本発明のよる一般的な実施例による画像処理システムによれば、画像を示す画素データが発生され表示装置上に表示される。この場合、画像は複数の部分に編成され、複数の部分の1には別の部分が含まれる。メモリは画像の各部分に相当するサブセットに仕切られている。画像の各部分に対し、画像の各部分を示す画像データが発生され対応するサブセットのメモリに記憶される。1部分を示す画像データの解像度は別の部分を示す画像データの解像度と異なる。更に、メモリの少なくとも1のサブセットに記憶される画像データは拡張されて拡張画像データが得られる。画像を示す画素データは拡張画像データに基づき発生される。

【0008】画像の各部分は連続する同心状の各画像サブセットに相当し、各部分を表す画像データが画像の連続するズーム表示に相当することが好ましい。また、画像の中心部の部分を表す画像データの解像度は画像の周辺部の部分を表す画像データの解像度より高いことが好ましい。

【0009】

【発明の実施の形態】人間の網膜の解像度は不均一である。目に見える対象物のより細かな詳細はその対象物の周辺部からより、その対象物の方向からの方がより良く認知できる。実際、解像度は人が対象物の方向から離れるよう移動するにつれ急速に減少する。更に、3次元画像が早い速度で移動しているときには、ユーザはほとんど表示ウインドウの中心部を見ている場合が多い。従って、周辺部の解像度を高くして画像をレンダリング処理

することの利点は少ない。

【0010】本発明はこの事実を十分に利用しており、ユーザが集中する表示ウインドウの中心部をレンダリング処理し、且つ表示ウインドウの中心部から離れた部分に対しては次第に解像度を減少させてレンダリング処理する。従って、中心部の高い解像度は画像の詳細を表示するのに使用され、一方解像度の低い周囲の部分は画像の内容を示すのに使用される。画像全体が高い解像度でレンダリング処理されるわけではないので、この方法は従来のレンダリング処理法に比べ一層効果的である。

【0011】本発明の全体構成が図1に示されている。図示のようにグラフィックス・システム100にはシステム制御プロセッサ102が含まれ、システム・バス106を介してシステム・メモリ104と接続される。システム・メモリ104は1あるいは複数の3次元モデルや画像に含まれる物体のグラフィックス・データを記憶しているランダム・アクセス・メモリとして構成される。システム・メモリ104はまたシステム・メモリ104で実行するアプリケーション・プログラムをも記憶しており、システム・メモリ104はシステム・メモリ104内に記憶されたグラフィックス・データからなる3次元モデルあるいは画像に対し巡航操作及び/又は変更を行うユーザ・インタフェースとして形成される。各物体のグラフィックス・データはその図形要素の座標および属性（例えば色）からなる。図形要素は立体、線あるいは面のような形状エンティティである。図形要素の代表的なものは3頂点により形成される三角形である。この場合、システム・メモリ104には三角形の頂点が順に記載されたリストが記憶され、この三角形の頂点は3次元画像を構成する物体の面を区画している。更に、システム・メモリ104には、各図形要素に相当する図形要素識別子と図形要素の表示方法および表示場所を指定する変換マトリックスとの関係を示すリストが記憶可能である。入出力装置108はシステム・バス106を介しシステム制御プロセッサ102に対するインタフェースとして形成される。入出力装置108の例として、テキスト入力用のキーボード、テンプレート、タッチパッド、ユーザ入力用のマウス、トラックボール、スペースボールあるいはライトペンのようなポインティングデバイス、および音声入力用の音声認識装置が挙げられる。

【0012】グラフィックス・システム100にはまた、システム・バス106を介しシステム・メモリ104とインタフェースを形成するグラフィック・サブシステム110が含まれている。一般に、グラフィック・サブシステム110はアプリケーション・プログラムからの命令の下で動作して、システム・メモリ104に記憶されるグラフィックス・データをレンダリング処理し、表示装置112の表示領域上に画素からなるアレイとして表示する。表示装置112はラスター走査技術あるいは

液晶表示技術に基づき画素データを表示する。グラフィック・サブシステム110により発生される画素データはデジタル・データである。通常表示装置112の画素データはアナログ画素データであることが要求される。この場合、D/Aコンバータ114がグラフィック・サブシステム110と表示装置112との間に配設され、画素データをアナログ・データに変換する。

【0013】以下説明する本発明のグラフィック・サブシステム110は、ハードウェア的に実施でき、例えば少なくとも1個のプログラム可能なシーケンサ、メモリ、整数処理装置および必要なら浮動小数点装置を含むゲートアレイやチップ装置により実施できる。更に、グラフィック・サブシステム110は、本願と同じ譲渡人でありここに参考のために示す米国特許第4,876,644号に示されるようなパラレル及び/又はパイプライン構造を有することができる。グラフィック・サブシステム110は又プロセッサを用い、ソフトウェア的に実現可能である。この場合、プロセッサは従来の汎用プロセッサ102の一部、あるいはシステム制御プロセッサ102と一体形成されるコプロセッサの一部として構成可能である。

【0014】更に詳しく説明するに、グラフィック・サブシステム110は制御装置200を有し、制御装置200はグラフィック・サブシステム110の動作を監視する。場面(画像)をレンダリング処理するためグラフィックス命令を入力すると、制御装置200はこのグラフィックス命令と関連したグラフィックス・データをレンダリング・エンジンへと送る。レンダリング・エンジンはグラフィックス命令と関連したグラフィックス・データをモデル座標系のデータから画像座標系のデータへと変換し、所定の画像量に対しグラフィックス・データをクリッピング処理する。更に、使用するシェーディング・アルゴリズムにより、照明モデルは各位置(即ち、図形要素の頂点及び/又はある図形要素によりカバーされる画素)で評価される。変換されクリッピング処理されたグラフィックス・データは次にラスタ化段へ送られ、変換された図形要素は画素に変換され、各図形要素の作用(contribution)が各画素に記憶される。レンダリング・エンジンは各種構成で編成可能である。この構成の詳細については、ここにも参照のため示されるフォーリー(Foley)等による雑誌「コンピュータ・グラフィックス(Computer Graphics)」(1990年、第2版)の855頁から920頁の「Principles and Practice」に説明されている。

【0015】本発明によれば、レンダリング・エンジン201はシステム制御プロセッサ102上で実行されるアプリケーション・プログラムからの命令に基づき、3次元画像を連続する部分に編成し、各部分には前の部分が含まれ、各部分ではグラフィックス・データがレンダ

リング処理されて各特定部分に相当する画像データが発生され、画像データは補助バッファ203の対応するサブセットに書込まれる。補助バッファは論理的あるいは物理的に(好ましくは同じサイズの)サブセットに仕切られた画素メモリである。レンダリング・エンジン201はそれぞれの部分に相当する画素データを発生し及び/又は画素データを補助バッファ203に対し互いにパラレルに書込むことが好ましい。レンダリング・エンジン201にもまたバッファ拡張論理回路205が含まれ、バッファ拡張論理回路205は補助バッファ203から画像の部分を示す画素データを読込んで全体の画像を示す画素データを構築し、この画素データをフレーム・バッファ207に書込む。

【0016】従来の場合のように、フレーム・バッファ207は表示装置112の各画素に対する色を示す画素データを記憶している。画素データはフレーム・バッファ207から周期的に出力され、表示装置112上に表示される。フレーム・バッファ207がそれぞれnビットの行、列からなるマトリックスとして構成されることが好ましい。特定の行と列のアドレスは通常、表示装置112の表示画面の1画素位置を示している。例えば、(行、列)(0,1)のアドレスは表示装置112の位置(0,1)の画素に相当する。各行は通常表示装置112の特定走査線を示し、一方各列は表示装置112の垂直線に沿って整合される画素を示す。各画素アドレスのビットはその画素に関する情報を示している。例えば、Zバッファ214の各画素アドレスに記憶されるnビットはその画素で見える物体の深さを示す。

【0017】更にグラフィック・サブシステム110には、2個のフレーム・バッファが包有されている。従来の場合のように、フレーム・バッファの一方は活性表示部分として機能し、他方のフレーム・バッファは次の表示のため更新される。いずれのフレーム・バッファもグラフィックス・システム100の要求に従って活性表示部分から不活性表示部分へと変化するが、この切替方法は本発明と関係しない。

【0018】更に、フレーム・バッファ編成が表示装置112の表示部分に相当しない場合、スケーリング(拡大/縮小)動作がフレーム・バッファに記憶される画素値に基づき実行され、フレーム・バッファに記憶される画像が拡大あるいは縮小されて表示される。拡大は、画素色値を複写したり色値間で線形あるいは双線形補間してフレーム・バッファに記憶される元の画素値間の隙間を埋め、表示装置112の表示画面に拡大して表示することにより達成される。一方、隣接する画素の色値を平均化することにより得られる。このスケーリング・アルゴリズムの一例が、フォーリー等による雑誌「コンピュータ・グラフィックス(Computer Graphics)」(1990年、第2版)に説明され、参考のためここに示される。

【0019】また、全体の画像を構成する部分の数およ

び1あるいは複数個のかかる部分のサイズは、ユーザ入力により変更可能である。あるいは、画像の部分の数およびサイズはアプリケーション・プログラムにより変更して所望の性能/品質の妥協を満足させることができる。

【0020】本発明のレンダリング・エンジン201は画像を同心状の視野に相当する部分に編成することが好ましい。図3に示されるように、視野フラストラム(frustum)とは特定視点からカメラ(目)から見えるモデル空間領域である。グラフィックス用途では、視野フラストラムは視点と交差する4平面により区画される。この4平面の内の2はカメラ座標系で垂直であり互いに角度 $\alpha$ をなし、他の2平面はカメラ座標系で水平であり互いに角度 $\beta$ をなしている。画像はカメラの位置(視点)と向き(視野方向)および2個のパラメータ $FOV\alpha$ 、 $FOV\beta$ により定義されることが好ましい。 $FOV\alpha$ は角度の大きさを示し、 $FOV\beta$ は表示ウィンドウの垂直成分Hを区画する角度の大きさを示している。他の視野と同心状の視野はパラメータ $FOV\alpha$ 、 $FOV\beta$ の一方あるいは両方の大きさをスケーリング処理して定義される。例えば、画像が互いに等しい大きさのパラメータ $FOV\alpha$ 、 $FOV\beta$ により定義される場合を考えてみよう。この場合、ある任意の視野はパラメータ $B_i$ により定義される。またこの視野と同心状の視野はパラメータ $B_i$ をスケーリング処理することにより定義されるので、パラメータ $B = K * B_i$ 。(ここに $K$ は倍率(scaling factor))により表される。例えば、レンダリング・エンジン201は(パラメータ $B_i$ により表される)画像を4個の同心状の視野に相当する4個の部分に分割し、第1の部分は全部の画像であり( $K_i = 1$ 、従って $B_i = B$ )、第2の部分は小さな中央の視野の内側にある画像のサブセットであり( $K_i = 0.75$ 従って $B_i = 0.75B_i$ )、第3の部分はより小さな中央の視野の内側にある画像のサブセットであり( $K_i = 0.5$ 従って $B_i = 0.5B_i$ )、第4の部分はより小さな中央の視野の内側にある画像のサブセットである( $K_i = 0.25$ 従って $B_i = B_i$ )。この手順は、より小さな中央の視野に対して必要な回数だけ反復される。更に、ここに示される $K$ の値は一例としてのみ与えられたが、システム的设计により変更可能である。

【0021】また、レンダリング・エンジン201により発生され補助バッファ203のサブセットに記憶される画素データの解像度の大きさは、補助バッファ203のサブセット間で変換可能であることが好ましい。画像の各部分が上述した同心状の視野に相当するとき、これはバッファ拡張論理回路205により発生される画素データの大きさおよび幅の所定倍 $1/A$ 、例えば $1/4$ である画素を一定数、各画像部分に対しレンダリング処理することにより達成される。換言するに、画像の各サブセットは同じ所定の補助バッファ・サイズでレンダリング

処理される。この場合、補助バッファとしての選択論理回路503は、各部分が画像の部分/サブセットに相当し、また所定のサイズおよびアスペクト比を有するセクションに論理的あるいは物理的に分割されているので、これら各セクションにはレンダリング・エンジン201により発生される一定数の画素が記憶されている。例えば、レンダリング・エンジン201により画像が4個の同心状の視野に相当する4個の部分に分割される場合、補助バッファは論理的あるいは物理的に4個のセクションに分割されることが好ましく、第1のセクションには所望の視野条件下で見える低い解像度の視野の第1の部分に相当する画像データが記憶され、第2のセクションには第1の部分に相当する画像データより高い解像度で第2の部分の拡大された(ズームと同様な)画像を示す第2の部分の画像データが記憶され、第3のセクションには第1および第2の部分の画像データより高い解像度で第3の部分の拡大された画像を示す第3の部分の画像データが記憶され、第4のセクションには第1、第2、および第3の部分の画像データより高い解像度で第4の部分の拡大された画像を示す第4の部分の画像データが記憶される。

【0022】本発明の機能は各種構成のレンダリング・エンジンに一体化できる。説明の都合上、通常のレンダリング・エンジンの一例のみを以下に説明する。更に詳しく説明するに、図4に示されるように、通常のレンダリング・エンジンには、レンダリング・エンジン201の動作を監視するためのグラフィック制御プロセッサ400が含まれている。グラフィック制御プロセッサ400は制御バス402を介しレンダリング・エンジン201の他の要素により実行される動作を制御する。レンダリング・エンジン201はバスインタフェース404を介しシステムバス106と連結され、バス・インタフェース404はシステム・バス106の通信プロトコルを実行することによりシステム・バス106に対しデータを送出したり書込んだりする。

【0023】レンダリング・エンジン201には、バス・インタフェース404と連結される形状サブシステム406およびラスタ化装置408が包有されている。ラスタ化装置408はZバッファ410および補助バッファ203に接続される。上述したように、画像の各部分/サブセットに関して、補助バッファ203には、バッファ拡張論理回路205により発生される画素データの大きさおよび幅の所定倍率 $1/A$ に相当する一定数の画素が記憶される。Zバッファ410には、画像の少なくとも1の部分/サブセットに相当する補助バッファ203の各画素に対し深さ値、例えば24ビット整数を記憶する十分なメモリが内蔵されている。Zバッファ410には、補助バッファ203の各画素に対し(例えば画像の各部分/サブセットに相当する補助バッファの各画素に対し)深さ値を記憶する十分なメモリが内蔵され

ることが好ましい。Zバッファ410および補助バッファ203の動作を以下に詳しく説明する。

【0024】形状サブシステム406はグラフィックス・データに対し変換動作およびクリッピング動作を行う。更に詳しく説明するに、形状サブシステム406は、必要ならシステム・メモリ104に記憶されるモデルの組込座標系からのグラフィックス・データを世界の座標系に変換する。これは、複数のモデル化変換行列の連結である単一の変換行列で各図形要素の頂点を変換することにより達成できる。更に、各図形要素あるいは頂点と関連する1あるいは複数の面法線ベクトルを(使用するシェーディング法により)変換する必要がある。

【0025】形状サブシステム406はまた各図形要素に対し視野変換を行い、世界の座標系から画像座標系に図形要素の座標を変換する。図4に関して既に説明したように、視野座標系の原点は表示ウインドウの中心部にあることが好ましい。グラフィックス・データが三角形の頂点からなる場合、視野変換動作の結果として視野座標系内の三角形の頂点のリストが得られる。更に、形状サブシステム406はまた各図形要素の画像座標に対し、透視投影を行い透視遠近法を与えることが好ましい。形状サブシステム406の変換動作の詳細はフォーリ(Foley)、バン・ダム(Van Dam)、ファインナ(Feiner)およびハグス(Hughes)による雑誌「コンピュータ・グラフィックス(Computer Graphics)」(1990年、第2版)の201頁から281頁、866頁から869頁の「Principles and Practice」に説明され、参考のためここに示されている。

【0026】更に、形状サブシステム406はクリッピング動作を行う、即ち、図形要素はクリッピング・ボリュームに対しクリッピング処理され可視可能な変換された図形要素の部分が定義される。クリッピング・ボリュームは一組の対 $(X_{min}, X_{max})$ 、 $(Y_{min}, Y_{max})$ 、 $(Z_{min}, Z_{max})$ により定義される。対 $(X_{min}, X_{max})$ および $(Y_{min}, Y_{max})$ はパラメータはFOV $\alpha$ およびFOV $\beta$ の大きさにより定義されることが好ましい。また形状サブシステム406は、ラスタライゼーションにより要求されるような正規化装置座標系に対し、クリッピング動作から出力される図形要素の頂点の座標をマッピング処理する。レンダリング・パイプラインでのこの拡張の結果、図形要素の可視可能な部分を記述する正規化装置座標系の頂点のリストが得られる。このクリッピング動作の詳細については、フォーリ(Foley)、バン・ダム(Van Dam)、ファインナ(Feiner)およびハグス(Hughes)による雑誌「コンピュータ・グラフィックス(Computer Graphics)」(1990年、第2版)の110頁から132頁、924頁から945頁および869頁から870頁の「Principles and Practice」に説明されている。

【0027】またレンダリング・エンジン210は3次

元画像/モデルの物体の面に対する光源の影響をシミュレートするための照明計算を行う。通常、照明計算は

(1) 観察者の特性、(2) レンダリング処理されている物体の特性、および(3) 1あるいは複数の光源の特性により左右される。観察者の特性には、レンダリング処理されている物体に対する観察者の位置が含まれる。物体の特性には物体を定義する三角形の各頂点の位置および法線ベクトルが含まれる。光源の特性はその種類(外部、指向、スポットライト、等)により左右され、強度、色、方向、減衰率および円錐角を含む。この照明計算を実行する拡張の詳細については、フォーリ(Foley)、バン・ダム(Van Dam)、ファインナ(Feiner)およびハグス(Hughes)による雑誌「コンピュータ・グラフィックス(Computer Graphics)」(1990年、第2版)の721頁から814頁の「Principles and Practice」に説明されている。

【0028】通常、照明計算は画像の物体の三角形の各頂点に対するレンダリング処理中一回実施される。従って図4に示されるように、照明計算は形状サブシステム406により実行される。一方、照明計算は各画素毎に行なってもよい。通常これはラスタライゼーション装置408により行われるシェーディング計算と関連して行われる。この場合照明計算は、ラスタライゼーション装置408により行われるシェーディング計算内に埋め込まれる。

【0029】ラスタライゼーション装置408の動作は3タスク；即ち走査変換、シェーディングおよび可視性決定に分割される。走査変換では図形要素の可視可能な部分が個々の画素に分解される。そして可視性決定では、各画素での図形要素のZ座標(深さ値)を用いて図形要素に対し可視である組をなす画素が計算される。このため、図形要素の可視可能な部分によりカバーされる各画素に対し、ラスタライゼーション装置408は画素情報を、例えば図形要素の色および深さを発生し、必要に応じてその画素での図形要素の色情報および深さを補助バッファ203およびZバッファ410内のそれぞれ相当する位置に書込む。ラスタライゼーション装置408の動作の詳細はフォーリ(Foley)、バン・ダム(Van Dam)、ファインナ(Feiner)およびハグス(Hughes)による雑誌「コンピュータ・グラフィックス(Computer Graphics)」(1990年、第2版)の649頁から720頁、870頁から871頁の「Principles and Practice」に、更に本願と同一譲渡人のビー・シー・ライアング(B.C. Liang)等による米国特許第4,805,116号に説明されている。

【0030】画像の連続する部分のレンダリング処理は、以下のように図4のレンダリング・エンジン201により実行される。更に詳しく説明するに、画像の各要素(例えば三角形)に対し、レンダリング・エンジンの処理は、それぞれ上述した画像の一部に相当する複数の時間期間に分割される。簡単のため、一例として画像が上述したように4個の部分に分割される場合を考えてみ



よう。この場合、この処理は4個の時間期間、 $t_0$ から $t_3$ に分割される。

【0031】時間期間 $t_0$ では以下のことが生じる。

1) グラフィック制御プロセッサ400は形状サブシステム406により実行されるクリッピング動作を制御し、クリッピング・ボリュームを定義する対 $(X_{i,j}, X_{i+1,j})$ および $(Y_{i,j}, Y_{i+1,j})$ は、全視野に相当し好ましくはスケーリング処理されていない2個のパラメータ $FOV\alpha$ および $FOV\beta$ を形状サブシステム406と通信することにより得られる。

2) 視野の最初の第1の部分(即ち全視野)に相当する補助バッファ203のサブセットが活性化される。

3) 特定の要素に相当するグラフィックス・データは形状サブシステム406およびラスタ化装置408によりレンダリング処理され、その結果の画像データは補助バッファ203の活性化されたサブセットに記憶される。

【0032】時間期間 $t_1$ では以下のことが生じる。

4) グラフィック制御プロセッサ400は形状サブシステム406により実行されるクリッピング動作を制御し、クリッピング・ボリュームを定義する対 $(X_{i,j}, X_{i+1,j})$ および $(Y_{i,j}, Y_{i+1,j})$ は、視野の第2の部分に相当し好ましくは視野の第2の部分に相当する倍率、例えば $K_i=0.75$ でスケーリング処理されたパラメータ $FOV\alpha$ および $FOV\beta$ を形状サブシステム406と通信することにより得られる。

5) 視野の第2の部分に相当する補助バッファ203のサブセットが活性化される。

6) 特定の要素に関するグラフィックス・データは形状サブシステム406およびラスタ化装置408によりレンダリング処理され、結果としての画像データは補助バッファ203の活性化されたサブセットに記憶される。

【0033】時間期間 $t_2$ では以下のことが生じる。

7) グラフィック制御プロセッサ400は形状サブシステム406により行われるクリッピング動作を制御し、クリッピング・ボリュームに相当する対 $(X_{i,j}, X_{i+1,j})$ および $(Y_{i,j}, Y_{i+1,j})$ は、視野の第3の部分に相当し好ましくは視野の第3の部分に相当する倍率、例えば $K_i=0.5$ でスケーリング処理されたパラメータ $FOV\alpha$ および $FOV\beta$ を形状サブシステム406と通信することにより得られる。

8) 視野の第3の部分に相当する補助バッファ203のサブセットが活性化される。

9) 特定の要素に関するグラフィックス・データは形状サブシステム406およびラスタ化装置408によりレンダリング処理され、結果としての画像データは補助バッファ203の活性化されたサブセットに記憶される。

【0034】時間期間 $t_3$ では以下のことが生じる。

10) グラフィック制御プロセッサ400は形状サブシステム406により実行されるクリッピング動作を制御し、視野の第4の部分に相当するクリッピングボリュームを定義する対 $(X_{i,j}, X_{i+1,j})$ および $(Y_{i,j}, Y_{i+1,j})$ は、好ましくは視野の第4の部分に相当する倍率、例えば $K_i=0.25$ でスケーリング処理されたパラメータ $FOV\alpha$ および $FOV\beta$ を形状サブシステム406と通信することにより得られる。

11) 視野の第4の部分に相当する補助バッファ203のサブセットが活性化される。

12) 特定の要素に関するグラフィックス・データは形状サブシステム406およびラスタ化装置408によりレンダリング処理され、結果としての画像データは補助バッファ203の活性化されたサブセットに記憶される。

【0035】上述の処理が画像の各要素に対し完了された後、補助バッファの各サブセットには以下のものが記憶される。即ち、第1のサブセットには所望の観察条件下で見える画像の低い解像度の画像を表す画像の第1の部分の画像データが記憶され、第2のサブセットには第1の部分に相当する画像データより高い解像度で画像の第2の部分の拡大画像を示す画像の第2の部分の画像データが記憶され、第3のサブセットには第1および第2の部分の画像データより高い解像度で画像の第3の部分の拡大画像を示す画像の第3の部分の画像データが記憶され、第4のサブセットには第1、第2および第3の部分に相当する画像データより高い解像度で画像の第4の部分の拡大画像を示す画像の第4の部分の画像が記憶される。

【0036】図2を参照するに、バッファ拡張論理回路205は補助バッファ203に記憶される画像データに従い画像全体を示す画像データを発生する。バッファ拡張論理回路205は最も低い解像度の画像データから最も高い解像度の画像データを順次処理することにより画像データを発生可能である。上述の例では、最も低い解像度の画像データは第1の部分(即ち、全体の画像)に相当する画像データであり、最も高い解像度の画像データは画像の第4の部分に相当する画像データである。

【0037】更に詳しく説明するに、最も低い解像度の画像データを処理する際、バッファ拡張論理回路205は補助バッファ203から最も低い解像度の画像データ(即ち、第1の部分に相当する画像データ)を読み込む。バッファ拡張論理回路205は次に $A \cdot K_i$ の比で画像データをスケーリング処理し、この場合上述の $1/A$ が所定の分数であり、 $K_i$ は第1の部分に関連する倍率である。次にバッファ拡張論理回路205は画像の第1の部分に相当するフレーム・バッファ207の一部に対しスケーリング処理された画像データを書込む。上述の例では、第1の部分に対する倍率 $K_i$ は1であり、従ってこの場合、全体のフレーム・バッファ207が画像の第

1の部分に相当することが好ましい。スケーリング動作は画素複製法(pixel replication technique) (これは極めて高速であるが粗雑な画像および目立つアーティファクト(artifact)を発生する)あるいは画素補間法(これは低速であるが見た目の良い平滑な結果を発生する)により行われる。画素複製法および画素補間法の両方の詳細については、フォーレイ等による雑誌「コンピュータ・グラフィックス(Computer Graphics)」(1990年、第2版)の815頁から826頁の「Principles and Practice」に説明されている。この時点で、フレーム・バッファ207に記憶される画素データは所望の画像であるが解像度は極めて低い。

【0038】次にバッファ拡張論理回路205は次に高い解像度を有する画像データ(即ち、第2の部分に相当する画像データ)を処理する。更に詳しく説明するに、バッファ拡張論理回路205は補助バッファ203から次に高い解像度の画像データを読み込む。バッファ拡張論理回路205は次に比 $A \cdot K_1$ で画像データをスケーリング処理し、この場合 $1/A$ は所定の分数であり $K_1$ は画像の第2の部分と関連する倍率である。バッファ拡張論理回路205は画像の第2の部分、好ましくはフレーム・バッファ207の中央部分である画像の第2の部分のフレーム・バッファ207の一部に対しスケーリング処理された画像データを書込む。

【0039】バッファ拡張論理回路205は次に高い解像度を有する画像データ(即ち、第3の部分に相当する画像データ)を処理する。更に詳しく説明するに、バッファ拡張論理回路205は補助バッファ203から次に高い解像度の画像データを読み込む。バッファ拡張論理回路205は次に比 $A \cdot K_2$ で画像データをスケーリング処理し、この場合 $1/A$ は所定の分数であり $K_2$ は画像の第3の部分と関連する倍率である。バッファ拡張論理回路205は画像の第3の部分、好ましくはフレーム・バッファ207の中央部分である画像の第3の部分のフレーム・バッファ207の一部に対しスケーリング処理された画像データを書込む。

【0040】動作は、最も高い解像度の画像データ(例えば第4の部分に相当する画像データ)になるまで、次に高い解像度を有する画像データに対し上述と同様に連続される。この場合、最も高い解像度を有する画像データを補助バッファ203から読み込むバッファ拡張論理回路205は、比 $A \cdot K_3$ が1であるので、画像データをスケーリング処理する必要がないことが好ましい。上述のように、 $1/A$ は所定の分数であり $K_3$ は画像の第4の部分と関連する倍率である。一方、必要ならバッファ拡張論理回路205は比 $A \cdot K_4$ で画像データをスケーリング処理できる。次にバッファ拡張論理回路205は画像の第4の部分、好ましくはフレーム・バッファ207の中央部分のフレーム・バッファ207の一部に対しスケーリング処理された画像データを書込む。

【0041】バッファ拡張論理回路205の動作が完了した後、フレーム・バッファ207に記憶される結果としての画素データは、中央部が最高解像度で周辺部に向かい次第に解像度が減少するような完全な画像である。画素データは次に従来のようにD/Aコンバータ114へ出力され表示される。

【0042】別の実施例によれば、上述したバッファ拡張論理回路205およびD/Aコンバータ114は、補助バッファ203に記憶されるすべての画像データをアクセスすることにより1パス内で全画像の不均一な解像度の画像を構成するよう機能する、論理回路により向上されたD/Aコンバータにより置換可能である。一般に、論理回路により向上されたD/Aコンバータは表示ウインドウの画素を横切り一度に1走査線走査し、各画素毎に対し補助バッファ203の1サブセットから対応する色データを読み込み、デジタル信号からアナログ信号へと変換し、表示装置に出力する。

【0043】更に詳しく説明するに、図5に示されるように、論理回路により向上されたD/Aコンバータには、表示ウインドウの走査線の画素をxおよびy方向に走査する走査論理回路501が含まれている。従来の場合のように、走査論理回路501は現在の走査線を示す信号yと現在の走査線の現在の画素を示す信号xとを発生する。更に論理回路により向上されたD/Aコンバータには、対応する画素に相当する色データ(R, G, B)を読み出す補助バッファ203の好適なサブセットをアクセスする選択論理回路503およびメモリ制御装置505が含まれている。色データ(R, G, B)は処理論理回路507に与えられ、この色データに対しスケーリング処理、ブレンド処理あるいは他の機能処理を行う。この機能処理の1例が雑誌「コンピュータ・グラフィックス(Computer Graphics)」(1990年、第2版)の815頁から826頁の「Principles and Practice」に説明される。結果としての色データは次にデジタル-アナログ(D/A)コンバータ(DAC)509に出力され、デジタル色データ(R, G, B)がアナログ色データ(r, g, b)に変換される。アナログ色データ(r, g, b)は次に信号フォーマットへ送られ、この色データは表示装置に好適な形式に、例えばNTSC信号にフォーマット変換される。結果としての信号は表示装置112へと出力される。

【0044】選択論理回路503はシステムの設計に従い多くの各種方法で実施可能である。簡単のため、補助バッファは4個のサブセットA1、A2、A3、A4に分割され、各サブセットには倍率 $K_1$ 、 $K_2$ 、 $K_3$ 、 $K_4$ 、がそれぞれ1、0.5、0.25、0.125の $2p \times 2p$ の画素に関する色データがそれぞれ記憶される図6の場合を考える。従って、表示ウインドウは図示のように8倍のサブセットA1、4倍のサブセットA2、2倍のサブセットA3および1倍のサブセットA1から

得られる。現在の画素は走査論理回路501から出力される信号x、yにより識別される。選択論理回路503は好ましくは補助バッファ203の好適なサブセット

(A1、A2、A3あるいはA4)および現在の画素の色をコピーするそのサブセット内の位置をアクセスする。次の疑似コードが与えられると、選択論理回路503により実行される選択工程が簡単に実現される。

【0045】 $(7p \leq x \leq 9p)$  で  $(7p \leq y \leq 9p)$  なら  $x_0 = x - 7p$  および  $y_0 = y - 7p$  でA4を使用する。あるいは、 $(6p \leq x \leq 10p)$  で  $(6p \leq y \leq 10p)$  なら  $x_0 = (x - 7p) / (2 + 1)$  および  $y_0 = (y - 7p) / (2 + 1)$  でA3を使用する。あるいは、 $(4p \leq x \leq 12p)$  で  $(4p \leq y \leq 12p)$  なら  $x_0 = (x - 4p) / (4 + 1)$  および  $y_0 = (y - 4p) / (4 + 1)$  でA2を使用する。あるいは、 $x_0 = x / (8 + 1)$  および  $y_0 = y / (8 + 1)$  でA1を使用する。ただし、記号「 $\leq$ 」は「以下」を、「/」は「除算」で、結果は低いあるいは等しい整数で繰り下げられることに注意のこと。

【0046】図4に沿って説明したレンダリング・エンジン201は、画像全体の部分を一つずつ順次レンダリング処理するとき、形状サブシステム406により実行される冗長幾何計算と連係される。本発明の別の実施例によれば、この冗長計算を避ける別のレンダリング・エンジンが設けられる。図7に示されるように、この別のレンダリング・エンジンは図4に沿って説明したものと同様であり、レンダリング・エンジンの動作を監視するグラフィック制御プロセッサ400と、Zバッファ410および補助バッファ203に接続される形状サブシステム406およびラスター化装置408とを含んでいる。一方、この別のレンダリング・エンジンには前置きラスター化段412が設けられ、形状サブシステム406とラスター化装置408との間に接続されている。図8に示すように、前置きラスター化段412には入出力インタフェース701、形状拡大/縮小論理回路703、およびクリッピング論理回路705が含まれる。制御論理回路707は入出力インタフェース701、形状拡大/縮小論理回路703およびクリッピング論理回路705の動作を監視する。入出力インタフェース701、形状拡大/縮小論理回路703およびクリッピング論理回路705は以下のように形状サブシステム406から出力される結果としてのデータを処理する。

【0047】更に詳しく説明するに、画面の各要素(例えば三角形)に対し、前置きラスター化段412の処理はそれぞれ上述したような画面の一部分に相当する複数の時間期間に分割される。簡単のため、一例として上述したように画面が4個の部分に分割される場合を考えてみよう。この場合、この処理は4個の時間期間t0からt3に分割される。

【0048】時間期間t0では以下のことが生じる。

1) 入出力インタフェース701は形状サブシステム406からデータを読み出し、それをラスター化装置408および形状拡大/縮小論理回路703へと送る。ラスター化装置408へ送られたデータには特定要素の頂点が含まれる。

2) ラスター化装置408はZバッファ410および補助バッファ203の好適なサブセットを用いて、この特定の要素を好ましくは低い解像度で画像の第1の部分に対する作用(contribution)をレンダリング処理し、その結果としての画像データを補助バッファ203の好適なサブセットに書き込む。

3) 形状拡大/縮小論理回路703は入出力インタフェース701を介し供給される特定の要素の頂点のxおよびy座標データを $1/K_0$ だけ拡大する。結果としての拡大された頂点データはクリッピング論理回路705へ送られて、拡大頂点データは補助バッファ203の好適なサブセットの境界部に対しクリッピング処理される。結果としてクリッピング処理されたデータは入出力インタフェース701に出力される。

【0049】時間期間t1では以下のことが生じる。

4) 入出力インタフェース701は期間t0内でクリッピング論理回路により発生されたクリッピング処理データをラスター化装置408および形状拡大/縮小論理回路703へと送る。

5) ラスター化装置408はZバッファ410および補助バッファ203の好適なサブセットを用いて、この特定の要素を好ましくは第1の部分の解像度より高い解像度で画像の第2の部分に対する作用をレンダリング処理し、その結果としての画像データを補助バッファ203の好適なサブセットに書き込む。

6) 形状拡大/縮小論理回路703は入出力インタフェース701を介し供給される特定の要素のxおよびy座標データを $K_1/K_0$ だけ拡大する。結果としての拡大されたデータはクリッピング論理回路705へ送られて、拡大データが補助バッファ203の好適なサブセットの境界部に対しクリッピング処理される。結果としてクリッピング処理されたデータは入出力インタフェース701に出力される。

【0050】時間期間t2では以下のことが生じる。

7) 入出力インタフェース701は期間t1内でクリッピング論理回路により発生されたクリッピング処理データをラスター化装置408および形状拡大/縮小論理回路703へと送る。

8) ラスター化装置408はZバッファ410および補助バッファ203の好適なサブセットを用いて、この特定の要素を好ましくは第1の部分の解像度より高い解像度で画像の第3の部分に対する作用をレンダリング処理し、その結果としての画像データを補助バッファ203の好適なサブセットに書き込む。

9) 形状拡大/縮小論理回路 703 は入出力インタフェース 701 を介し供給される頂点データの  $x$  および  $y$  座標を  $K_x/K_y$  だけ拡大する。結果としての拡大されたデータはクリッピング論理回路 705 へ送られて、拡大データは補助バッファ 203 の好適なサブセットの境界部に対しクリッピング処理される。結果としてのクリッピング処理されたデータは入出力インタフェース 701 に出力されるが、あるいはラスタ化装置 408 に直接送られる。

【0051】時間期間  $t_3$  では以下のことが生じる。

10) ラスタ化装置 408 は期間  $t_2$  内で発生されたクリッピング処理データをロードする。

11) ラスタ化装置 408 は  $Z$  バッファ 410 および補助バッファ 203 の好適なサブセットを用いて、この特定の要素を好ましくは第 1、第 2 および第 3 の部分の解像度より高い解像度で画像の第 4 の部分に対し作用し、その結果としての画像データを補助バッファ 203 の好適なサブセットに書込む。

【0052】時間期間  $t_0$  から  $t_3$  に沿って上述した動作が完了した後、バッファ拡張論理回路 205 は上述したように補助バッファ 203 に記憶される画像データに従って全体の画像を示す画素データを発生する。

【0053】別の実施例では、図 7 および図 8 に沿って上に説明したようなレンダリング・エンジンをパラレル構成にすることが可能である。この場合、複数の時間期間  $t_0$  から  $t_3$  の動作がパラレルに実行されるように、複数のラスタ化装置および関連する前置きラスタ化段が設けられる。

【0054】更にレンダリング・エンジンは 2 モード、即ち標準モードおよび不均一解像度モードの一方で選択的に動作するよう制御される。標準モードでは、レンダリング・エンジンは従来のように動作するに従って均一な解像度の画像を発生し表示するように制御される。不均一解像度モードでは、レンダリング・エンジンは本発明に従い上述したように制御される。2 モード間の切替は例えばユーザ入力あるいはシステムの性能により行われる。

【0055】更に、本発明による不均一解像度画像発生技術はまた MPEG ビデオ画像のような画像の伝送にも応用できる。この場合、画像発生器は例えば図 5 に示されるように画像を連続する部分に編成し、各部分に対し可変の解像度を有する画像データを発生する。画像データの解像度は中心部分から周辺部分へ進むに従い、増加することが好ましい。画像を画像発生器から通信リンクを経て受信部へと伝送するため、画像発生器はまず好ましくは画像全体に相当する低い解像度の画像データを、通信リンクを経て受信部へと伝送する。システムの性能制限により、画像発生器は好ましくは中心部分に相当する高い解像度の画素データを通信リンクを経て受信部へ伝送してもしなくても良い。

【0056】受信部はシステムの性能制限により 1 あるいは複数の部分に相当する受信画像データを拡張する。

例えば、表示リフレッシュサイクルが生じ受信部が最も低い解像度の画像データを受信した場合、受信部は低い解像度の画像データを拡張して表示する。一方、表示リフレッシュ・サイクルが発生し、最も低い解像度の画像データと次に最も低い解像度の画像データとを受信した場合には、受信部は低い解像度の画像データと次に最も低い解像度の画像を拡張して表示する。受信部はバッファ拡張論理回路及び/又は論理回路により向上されたバッファ拡張論理回路に関して上に説明した拡張技術を用いて画像データを拡張することが好ましい。

【0057】上述した通信リンクは例えば画像発生器から受信部へ画像データを送る、コンピュータ・ネットワーク、テレビ供給システム、ケーブルテレビ供給システム、ビデオ電話リンクあるいは他の手段で構成可能である。

【0058】

【発明の効果】表示ウィンドウの中央部に高い解像度の画像データを発生し表示ウィンドウの中央部から周囲部分へと離れるにつれ解像度が低くなる画像データを発生することにより、本発明の画像発生法は従来の方法より一層効果的になり、且つ表示の詳細レベルがより効果的になる。この方法は従来のグラフィックス・システム、ヘッド装着表示装置、デスクトップ式モニタ、大型投影スクリーン装置、手動装置、制限されたバンド幅を有する撮影システム、および他の画像処理システムに好適に使用できる。また、グラフィックス環境では、本発明はボレル(Borrel)等による米国特許第 5,448,686 号に開示されるような簡素化技術と共に使用して、表示された画像の詳細を満足できるレベルにし且つレンダリング処理のシステムにかかる計算負担を減少させることもできる。

【0059】本発明は上述した特定実施例に沿って説明したが、上述の各種変更、省略、追加等の設計変更は本発明の技術的思想から離れることなく可能であることは当業者には理解されよう。

【0060】まとめとして、本発明の構成に関して以下の事項を開示する。

【0061】(1) 表示装置上に画像を表示するべく、該画像を複数の部分に編成し該複数の部分の 1 つの部分に別の部分が含まれるようにしかつメモリを該画像の複数の部分に対応するサブセットに仕切ることにより、該画像を表現する画素データを発生する方法であって、前記画像の複数の部分の各々について、所与の前記 1 つの部分を表示する画像データの解像度が前記別の部分を表現する画像データの解像度と異なるように、該 1 つの部分を表示する画像データを発生しかつ該画像データを前記メモリの前記対応するサブセットに記憶するステップと、拡張された画像データに従って前記画像を表現する

前記画素データを発生するべく、前記メモリの少なくとも1つの前記サブセットに記憶された前記画像データを拡張するステップとを含む画素データ発生方法。

(2) 前記画像データを拡張するステップが、前記メモリの複数の前記サブセットに記憶された前記画像データを拡張する上記(1)に記載の方法。

(3) 前記画像データを拡張するステップが、1つのパスで前記メモリの複数の前記サブセットに記憶された前記画像データを拡張する上記(2)に記載の方法。

(4) 拡張されかつ重畳された画像データに従って前記画像を表現する前記画素データを発生するために、該拡張されかつ重畳された画像データを発生するべく、前記メモリの1つの前記サブセットから導出され拡張された画像データを別の前記サブセットから導出され拡張された画像データに対して重畳するステップを含む上記

(2)に記載の方法。

(5) 前記画像の前記複数の部分が前記メモリの連続する同心状サブセットに対応し、かつ該画像の該複数の部分を表現する前記画像データが該画像の連続するズーム表示に対応する上記(1)に記載の方法。

(6) 前記画像の中心部にある部分を示す前記画像データの解像度が前記画像の周辺部にある部分を示す前記画像データの解像度より高い上記(5)に記載の方法。

(7) 前記画像が可変数個からなる部分に編成される上記(5)に記載の方法。

(8) 前記可変数個からなる部分がユーザの入力により制御される上記(5)に記載の方法。

(9) 前記部分の少なくとも1つが可変サイズを有する上記(5)に記載の方法。

(10) 前記可変サイズがユーザの入力により制御される上記(5)に記載の方法。

(11) 前記画像が3次元モデルの画像である上記(1)に記載の方法。

(12) 前記画像がMPEGビデオ画像である上記(1)に記載の方法。

(13) 物体が図形要素により表現されるグラフィックス・システムにおいて、該図形要素の表示を複数の部分に編成し該複数の部分の1つの部分に別の部分が含まれるようにしかつメモリを該図形要素の表示の複数の部分に対応するサブセットに仕切ることにより、該図形要素の表示を表現する画素データを発生する方法であって、前記表示の複数の部分の各々について、所与の前記1つの部分を表現する画像データの解像度が前記別の部分を表現する画像データの解像度と異なるように、特定の部分を表現する画像データを発生しかつ該画像データを前記メモリの前記対応するサブセットに記憶するべく前記図形要素をレンダリング処理するステップと、拡張された画像データに従って前記画像を表現する前記画素データを発生するべく、前記メモリの少なくとも1つの前記サブセットに記憶された前記画像データを拡張するステ

ップとを含む画素データ発生方法。

(14) 前記画像データを拡張するステップが、前記メモリの複数の前記サブセットに記憶された前記画像データを拡張する上記(13)に記載の方法。

(15) 前記画像データを拡張するステップが、1つのパスで前記メモリの複数の前記サブセットに記憶された前記画像データを拡張する上記(14)に記載の方法。

(16) 拡張されかつ重畳された画像データに従って前記画像を表現する前記画素データを発生するために、該拡張されかつ重畳された画像データを発生するべく、前記メモリの1つの前記サブセットから導出され拡張された画像データを別の前記サブセットから導出され拡張された画像データに対して重畳するステップを含む上記(13)に記載の方法。

(17) 前記画像の前記複数の部分が前記メモリの連続する同心状サブセットに対応し、かつ該画像の該複数の部分を表現する前記画像データが該画像の連続するズーム表示に対応する上記(13)に記載の方法。

(18) 前記画像の中心部にある部分を示す前記画像データの解像度が前記画像の周辺部にある部分を示す前記画像データの解像度より高い上記(17)に記載の方法。

(19) 前記画像が可変数個からなる部分に編成される上記(13)に記載の方法。

(20) 前記可変数個からなる部分がユーザの入力により制御される上記(19)に記載の方法。

(21) 前記部分の少なくとも1つが可変サイズを有する上記(13)に記載の方法。

(22) 前記可変サイズがユーザの入力により制御される上記(21)に記載の方法。

(23) 物体が図形要素により表現されるグラフィックス・システムにおいて、該図形要素の表示を複数の部分に編成し該複数の部分の1つの部分に別の部分が含まれるようにしかつメモリを該図形要素の表示の複数の部分に対応するサブセットに仕切ることにより、該図形要素の表示を表現する画素データを発生する方法であって、前記図形要素の各々及びその表示の複数の部分の各々について、所与の前記1つの部分を表現する画像データの解像度が前記別の部分を表現する画像データの解像度と異なるように、特定の部分に対する特定の図形要素の寄与に対応する画像データを発生しかつ該画像データを該特定の部分に対応する前記メモリのサブセットに記憶するべく前記特定の図形要素をレンダリング処理するステップと、拡張された画像データに従って前記画像を表現する前記画素データを発生するべく、前記メモリの少なくとも1つの前記サブセットに記憶された前記画像データを拡張するステップとを含む画素データ発生方法。

(24) 前記拡張するステップが前記メモリの複数のサブセットに記憶される前記画像データを拡張する上記(23)に記載の方法。

( 2 5 ) 前記拡張するステップが 1 パスで前記メモリ複数のサブセットに記憶される前記画像データを拡張する上記 ( 2 4 ) に記載の方法。

( 2 6 ) 特定図形要素をレンダリング処理して特定の図形要素の特定部分に対する寄与に相当する画像データを発生する前記レンダリング・ステップが、特定図形要素を定義するデータをスケーリング処理するスケーリング・ステップと、特定部分に相当するクリッピング・ボリュームに対し特定図形要素を定義する前記データをクリッピング処理するステップとを含む上記 ( 2 3 ) に記載の方法。 10

( 2 7 ) 特定図形要素を定義する前記データが前記レンダリング・ステップから出力される上記 ( 2 6 ) に記載の方法。

( 2 8 ) 前記図形要素が頂点の座標点により定義され、前記スケーリング・ステップが特定図形要素を定義する頂点の座標点を  $x$  および  $y$  で拡大/縮小する上記 ( 2 6 ) に記載の方法。

( 2 9 ) 表示装置上に画像を表示するべく、該画像を複数の部分に編成し該複数の部分の 1 つの部分に別の部分が含まれるようにしかつメモリを該画像の複数の部分に対応するサブセットに仕切ることにより、該画像を表現する画素データを発生する装置であって、前記メモリに接続され、前記画像の複数の部分の各々について、所与の前記 1 つの部分を変現する画像データの解像度が前記別の部分を変現する画像データの解像度と異なるように、該 1 つの部分を変現する画像データを発生しかつ該画像データを前記メモリの前記対応するサブセットに記憶する画像発生手段と、前記メモリに接続され、拡張された画像データに従って前記画像を表現する前記画素データを発生するべく前記メモリの少なくとも 1 つの前記サブセットに記憶された前記画像データを拡張する拡張手段とを含む画素データ発生装置。 20

( 3 0 ) 前記拡張手段が、前記メモリの複数の前記サブセットに記憶された前記画像データを拡張する上記 ( 2 9 ) に記載の装置。

( 3 1 ) 前記拡張手段が、1 つのパスで前記メモリの複数の前記サブセットに記憶された前記画像データを拡張する上記 ( 3 0 ) に記載の装置。

( 3 2 ) 前記拡張手段が、拡張されかつ重畳された画像データに従って前記画像を表現する前記画素データを発生するために、該拡張されかつ重畳された画像データを発生するべく、前記メモリの 1 つの前記サブセットから導出され拡張された画像データを別の前記サブセットから導出され拡張された画像データに対して重畳する上記 ( 3 0 ) に記載の装置。 40

( 3 3 ) 前記画像の前記複数の部分が前記メモリの連続する同心状サブセットに対応し、かつ該画像の該複数の部分を表現する前記画像データが該画像の連続するズーム表示に対応する上記 ( 2 9 ) に記載の装置。 50

( 3 4 ) 前記画像の中心部にある部分を示す前記画像データの解像度が前記画像の周辺部にある部分を示す前記画像データの解像度より高い上記 ( 3 3 ) に記載の装置。

( 3 5 ) 前記画像が 3 次元モデルの画像である上記 ( 2 9 ) に記載の装置。

( 3 6 ) 前記画像が M P E G ビデオ画像である上記 ( 2 9 ) に記載の装置。

( 3 7 ) 物体が図形要素により表現されるグラフィックス・システムにおいて、該図形要素の表示を複数の部分に編成し該複数の部分の 1 つの部分に別の部分が含まれるようにしかつメモリを該図形要素の表示の複数の部分に対応するサブセットに仕切ることにより、該図形要素の表示を表現する画素データを発生する装置であって、前記メモリに接続され、前記表示の複数の部分の各々について、所与の前記 1 つの部分を変現する画像データの解像度が前記別の部分を変現する画像データの解像度と異なるように、特定の部分に対応する画像データを発生しかつ該画像データを前記メモリの前記対応するサブセットに記憶するべく前記図形要素をレンダリング処理するレンダリング・エンジンと、前記メモリに接続され、拡張された画像データに従って前記表示を表現する前記画素データを発生するべく前記メモリの少なくとも 1 つの前記サブセットに記憶された前記画像データを拡張する拡張論理手段とを含む画素データ発生装置。

( 3 8 ) 前記拡張論理手段が、前記メモリの複数の前記サブセットに記憶された前記画像データを拡張する上記 ( 3 7 ) に記載の装置。

( 3 9 ) 前記拡張論理手段が、1 つのパスで前記メモリ複数の前記サブセットに記憶された前記画像データを拡張する上記 ( 3 8 ) に記載の装置。

( 4 0 ) 前記拡張論理手段が、拡張されかつ重畳された画像データに従って前記画像を表現する前記画素データを発生するために、該拡張されかつ重畳された画像データを発生するべく、前記メモリの 1 つの前記サブセットから導出され拡張された画像データを別の前記サブセットから導出され拡張された画像データに対して重畳する上記 ( 3 8 ) に記載の装置。

( 4 1 ) 前記画像の前記複数の部分が前記メモリの連続する同心状サブセットに対応し、かつ該画像の該複数の部分を表現する前記画像データが該画像の連続するズーム表示に対応する上記 ( 3 7 ) に記載の装置。

( 4 2 ) 前記画像の中心部にある部分を示す前記画像データの解像度が前記画像の周辺部にある部分を示す前記画像データの解像度より高くされてなる上記 ( 4 1 ) に記載の装置。

( 4 3 ) 物体が図形要素により表現されるグラフィックス・システムにおいて、該図形要素の表示を複数の部分に編成し該複数の部分の 1 つの部分に別の部分が含まれるようにしかつメモリを該図形要素の表示の複数の部分

に対応するサブセットに仕切ることにより、該図形要素の表示を表現する画素データを発生する装置であって、前記メモリに接続され、前記図形要素の各々及びその表示の複数の部分の各々について、所与の前記 1 つの部分を表示する画像データの解像度が前記別の部分を表示する画像データの解像度と異なるように、特定の部分に対する特定の図形要素の寄与に対応する画像データを発生しかつ該画像データを該特定の部分に対応する前記メモリのサブセットに記憶するべく前記特定の図形要素をレンダリング処理するレンダリング・エンジンと、前記メモリに接続され、拡張された画像データに従って前記画像を表現する前記画素データを発生するべく、前記メモリの少なくとも 1 つの前記サブセットに記憶された前記画像データを拡張する拡張論理手段とを含む画素データ発生装置。

( 4 4 ) 前記拡張論理手段が前記メモリの複数のサブセットに記憶される前記画像データを拡張する上記 ( 4 3 ) に記載の装置。

( 4 5 ) 前記拡張論理手段が 1 バスで前記メモリの複数のサブセットに記憶される前記画像データを拡張する上記 ( 4 4 ) に記載の装置。

( 4 6 ) 前記レンダリング・エンジンが、特定図形要素を定義するデータをスケーリング処理するスケーリング論理手段と、特定部分に相当するクリッピング・ボリュームに対し特定図形要素を定義する前記データに対しクリッピング処理を行うクリッピング論理手段とを有する上記 ( 4 3 ) に記載の装置。

( 4 7 ) 前記スケーリング論理手段によりスケーリング処理された特定図形要素を定義する前記データが前記クリッピング論理手段から出力される上記 ( 4 6 ) に記載の装置。

( 4 8 ) 前記図形要素が頂点の座標点により定義され、前記スケーリング論理手段は特定図形要素を定義する頂点の座標点を  $x$  および  $y$  で拡大／縮小する上記 ( 4 6 ) に記載の装置。

#### 【図面の簡単な説明】

【図 1】コンピュータ・グラフィックス・システムの機能を示すブロック図である。

【図 2】本発明のグラフィックス・サブシステムの機能を示すブロック図である。

【図 3】コンピュータ・グラフィックス・システムのフ

ラストラム(frustrum)を示す図である。

【図 4】本発明による図 2 のレンダリング・エンジンの 1 実施例の機能ブロック図である。

【図 5】本発明による複数の部分に編成される画像の処理動作を説明する図である。

【図 6】本発明による論理回路により向上されたデジタル・アナログ変換器の 1 実施例の機能ブロック図である。


【図 7】本発明による図 2 のレンダリング・エンジンの 1 実施例の機能ブロック図である。

【図 8】本発明による図 6 のプリラスタ化段の機能ブロック図である。


#### 【符号の説明】

- 100 グラフィックス・システム
- 102 システム制御プロセッサ
- 104 システム・メモリ
- 106 システム・バス
- 108 入出力装置
- 110 グラフィック・サブシステム
- 112 表示装置
- 114 D/Aコンバータ
- 201 レンダリング・エンジン
- 203 補助バッファ
- 205 バッファ拡張論理回路
- 207 フレーム・バッファ
- 400 グラフィック制御プロセッサ
- 402 制御バス
- 404 バス・インタフェース
- 406 形状サブシステム
- 408 ラスタ化装置
- 410 Zバッファ
- 412 前置きラスタ化段
- 501 走査論理回路
- 503 選択論理回路
- 505 メモリ制御装置
- 507 処理論理回路
- 509 D/Aコンバータ
- 511 信号フォーマッタ
- 701 入出力インタフェース
- 703 形状拡大／縮小論理回路
- 705 クリッピング論理回路


【図1】



【図3】




【図6】







【図2】




【図 4】



【図5】



【図7】



【図 8】

